|
|
Part: HYMD212G726LS4M-H
Category:
Memory
-> DRAM
-> DDR SDRAM
-> Modules
-> Registered DIMM
-> 1 GB
Description:
Company: Hynix Semiconductor
Datasheet: Download HYMD212G726LS4M-H datasheet File size : 904 kB
Request For quote: Find where to buy HYMD212G726LS4M-H
Datasheet text preview:
128Mx72 bits Low Profile Registered DDR SDRAM DIMM HYMD212G726(L)S4M-K/H/L
DESCRIPTION
Hynix HYMD212G726(L)S4M-K/H/L series is Low Profile registered 184-pin double data rate Synchronous DRAM Dual In-Line Memory Modules (DIMMs) which are organized as 128Mx72 high-speed memory arrays. Hynix HYMD212G726(L)S4M-K/H/L series consists of eighteen stacked 128Mx4 DDR SDRAM in 400mil TSOP II packages on a 184pin glass-epoxy substrate. Hynix HYMD212G726(L)S4M-K/H/L series provide a high performance 8-byte interface in 5.25" width form factor of industry standard. It is suitable for easy interchange and addition. Hynix HYMD212G726(L)S4M-K/H/L series is designed for high speed of up to 133MHz and offers fully synchronous operations referenced to both rising and falling edges of differential clock inputs. While all addresses and control inputs are latched on the rising edges of the clock, Data, Data strobes and Write data masks inputs are sampled on both rising and falling edges of it. The data paths are internally pipelined and 2-bit prefetched to achieve very high bandwidth. All input and output voltage levels are compatible with SSTL_2. High speed frequencies, programmable latencies and burst lengths allow variety of device operation in high performance memory system. Hynix HYMD212G726(L)S4M-K/H/L series incorporates SPD(serial presence detect). Serial presence detect function is implemented via a serial 2,048-bit EEPROM. The first 128 bytes of serial PD data are programmed by Hynix to identify DIMM type, capacity and other the information of DIMM and the last 128 bytes are available to the customer.
FEATURES
· · · · · · · 1GB (128M x 72) Low Profile Registered DDR DIMM based on stacked 128Mx4 DDR SDRAM JEDEC Standard 184-pin dual in-line memory module (DIMM) Error Check Correction (ECC) Capability Registered inputs with one-clock delay Phase-lock loop (PLL) clock driver to reduce loading 2.5V +/- 0.2V VDD and VDDQ Power supply All inputs and outputs are compatible with SSTL_2 interface · · · · · · · Fully differential clock operations (CK & /CK) with 100MHz/125MHz/133MHz Programmable CAS Latency 2 / 2.5 supported Programmable Burst Length 2 / 4 / 8 with both sequential and interleave mode tRAS Lock-out function supported Internal four bank operations with single pulsed RAS Auto refresh and self refresh supported 8192 refresh cycles / 64ms
ORDERING INFORMATION
Part No.
HYMD212 G726( L)S4M- K HYMD212 G726( L)S4M- H HYMD212 G726( L)S4M- L VDD=2.5V V D D Q =2.5V
Power Supply
Clock Frequency
133MHz (*DDR266A) 133MHz (*DDR266B) 100MHz (*DDR200)
Interface
Form Factor
184pin Registered DIMM 5.25 x 1.2 x 0.15 inch
S S T L _2
* JEDEC Defined Specifications compliant
This document is a general product description and is subject to change without notice. Hynix Semiconductor does not assume any responsibility for use of circuits described. No patent licenses are implied. Rev. 0.4/Oct. 02 1
HYMD212G726(L)S4M-K/H/L
PIN DESCRIPTION
Pin CK0, /CK0 CS0 CKE0 /RAS, /CAS, /WE A0 ~ A12 BA0, BA1 DQ0~DQ63 CB0~CB7 DQS0~DQS17 DM0~DM8 VDD /RESET Pin Description Differential Clock Inputs Chip Select Input Clock Enable Input Commend Sets Inputs Address Bank Address Data Inputs/Outputs Data Strobe Inputs/Outputs Data Strobe Inputs/Outputs Data-in Mask Power Supply Reset Enable Pin VDDQ VSS V REF V DDSPD SA0~SA2 S CL S DA WP V DDID DU NC FE T E N Pin Description DQs Power Supply Ground Reference Power Supply Power Supply for SPD E2PROM Address Inputs E2PROM Clock E2PROM Data I/O Write Protect Flag VDD Identification Flag Do not Use No Connection FET Enable
PIN ASSIGNMENT
Pin 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Nam e VREF DQ 0 VSS DQ 1 DQ S 0 DQ 2 VDD DQ 3 NC /RESET VSS DQ8 DQ9 DQS1 VDDQ DU DU VSS DQ10 DQ11 CKE0 VDDQ DQ16 DQ17 DQS2 VSS A9 DQ18 A7 VDDQ DQ19 53 54 55 56 57 58 59 60 61 Pin 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 Key DQ32 VDDQ DQ33 DQS4 DQ34 VSS BA0 DQ35 DQ40 Name A5 DQ24 VSS DQ25 DQS3 A4 VDD DQ26 DQ 2 7 A2 Vss A1 CB 0 CB1 VDD DQS8 A0 CB2 VSS CB3 BA1 Pin 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 Name VDDQ /WE DQ41 /CAS VSS DQS5 DQ42 DQ43 V DD NC DQ48 DQ49 VSS DU DU VDDQ DQS6 DQ50 DQ51 VSS VDDID DQ56 DQ57 VDD DQS7 DQ58 DQ59 VSS WP SDA SCL Pin 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 Nam e VSS DQ 4 DQ 5 VDDQ DQS9 DQ6 DQ 7 VSS NC NC A13* VDDQ DQ12 DQ13 DQS10 VDD DQ14 DQ15 CKE1* VDDQ BA2* DQ20 A12 VSS DQ21 A11 DQS11 VDD DQ22 A8 DQ23 145 146 147 148 149 150 151 152 153 Pin 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 key VSS DQ36 DQ37 VDD DQS13 DQ38 DQ39 VSS DQ44 Name VSS A6 DQ28 DQ29 VDDQ DQS12 A3 DQ30 VSS DQ31 CB4 CB5 VDDQ CK0 /CK0 VSS DQS17 A10 CB6 VDDQ CB7 Pin 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 Name /RAS DQ45 VDDQ /CS0 /CS1* DM5 VSS DQ46 DQ47 NC VDDQ DQ52 DQ53 NC, FETEN* VDD DM6 DQ54 DQ55 VDDQ NC DQ60 DQ61 VSS DM 7 DQ62 DQ63 VDDQ SA0 SA1 SA2 VDDSPD
* These are not used on this module but may be used for other module in 184pin DIMM family
Rev. 0.4/Oct. 02
2
HYMD212G726(L)S4M-K/H/L
FUNCTIONAL BLOCK DIAGRAM
Vss /R C S 1 /R C S 0 DQ S0
DQ 0 DQ 1 DQ 2 DQ 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 0 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 1 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 2 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 3 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 4 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 5 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 6 I/ O 3 DQ S /CS DM I/ O 0 I/ O 1 I/ O 2 D 7 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 8 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 1 8 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 1 9 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 2 0 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 2 1 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 2 2 I/ O 3 DQ S /CS DM I/ O 0 I/ O 1 I/ O 2 D 2 3 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 2 4 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 2 5 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 2 6 I/ O 3 S e ri al PD SCL WP A0 SA0 /C S 0 /C S 1 B A 0-B A 1 A 0-A 1 2 /R A S /C A S CKE0 CKE1 /W E PCK /P C K A1 SA1 A2 SA2 SDA
DQ S9
DQ 4 DQ 5 DQ 6 DQ 7 DQ S /CS DM I/ O 0 I/ O 1 I/ O 2 D 9 I/ O 3 DQ S /CS DM I/ O 0 I/ O 1 I/ O 2 D 1 0 I/ O 3 DQ S /CS DM I/ O 0 I/ O 1 I/ O 2 D 1 1 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 1 2 I/ O 3 DQ S /CS DM I/ O 0 I/ O 1 I/ O 2 D 1 3 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 1 4 I/ O 3 DQ S /CS DM I/ O 0 I/ O 1 I/ O 2 D 1 5 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 1 6 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 1 7 I/ O 3 VDDSPD VDDQ VDD VREF VSS V D D ID D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 2 7 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 2 8 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 2 9 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 3 0 I/ O 3 DQ S /CS DM I/ O 0 I/ O 1 I/ O 2 D 3 1 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 3 2 I/ O 3 DQ S /CS DM I/ O 0 I/ O 1 I/ O 2 D 3 3 I/ O 3 DQ S /CS DM I/ O 0 I/ O 1 I/ O 2 D 3 4 I/ O 3 D Q S /C S D M I/ O 0 I/ O 1 I/ O 2 D 3 5 I/ O 3
DQ S1
DQ S10
DQ S2
DQ 8 DQ 9 DQ 10 DQ 11
DQ S11
DQ 12 DQ 13 DQ 14 DQ 15
DQ 16 DQ 17 DQ 18 DQ 19
DQ 20 DQ 21 DQ 22 DQ 23
DQ S3
DQ 24 DQ 25 DQ 26 DQ 27
DQ S12
DQ 28 DQ 29 DQ 30 DQ 31
DQ S4
DQ 32 DQ 33 DQ 34 DQ 35
DQ S13
DQ 36 DQ 37 DQ 38 DQ 39
DQ S5
DQ 40 DQ 41 DQ 42 DQ 43
DQ S14
DQ 44 DQ 45 DQ 46 DQ 47
DQ S6
DQ 48 DQ 49 DQ 50 DQ 51
DQ S15
DQ 52 DQ 53 DQ 54 DQ 55
DQ S7
DQ 56 DQ 57 DQ 58 DQ 59
DQ S16
DQ 60 DQ 61 DQ 62 DQ 63
DQ S8
CB0 CB1 CB2 CB3
DQ S17
CB4 CB5 CB6 CB7
.
R E G
/R C S 0 -->/CS0 : SDRAMs D0-D17 /R C S 1--> / CS 1 : SDRAMs D 18 - D 35 R B A 0-R B A 1 --> : BA0-BA1:SDRAMs D 0 -D 35 R A 0 -R A12 -->A0 - A 1 2 : SDRAMs D0 - D 35 /R R A S --> /RAS : SDRAMs D0 - D 35 /R C A S --> /CAS : SDRAMs D0 - D 35 R CK E 0 --> CKE : SDRAMs D0 - D 17 R CK E 1 --> CKE : SDRAMs D18-D35 /RW E --> /WE : SDRAMs D0 - D 35 /RESET C K 0, /CK0 --------- P L L* * Wire per clock loading table/wiring diagrams
S tra p :s e e Note 4 N ote s: 1 . DQ-to-I/O wiring may be changed within a byte 2 . DQ/DQS/DM/CKE/CS relationships must be maintained as shown. 3 . DQ/DQS resistors should be 18 Ohms. 4 . VDDID strap connections(for memory device VDD, VDDQ); S tra p out :(open) : VDD=VDDQ S tra p In (Vss) : VDD=VDDQ 5 . Address and control resistors should be 22 Ohms 6 . Each chip select and CKE pair alternate btw decks for thermal e nh a nc e m e nt .
. . ...= . . ..
==
. =
SPD D 0 - D 17 D 0 - D 17 D 0 - D 17 D 0 - D 17
Rev. 0.4/Oct. 02
3
Others parts begin by hy
HY-1 HY-2 HY-3 HY-4 HY-5 HY-6 HY-7 HY-8 HY-9 HY-10 HY-11 HY-12 HY-13 HY-14 HY-15 HY-16 HY-17 HY-18 HY-19 HY-20 HY-21 HY-22 HY-23 HY-24 HY-25 HY-26 HY-27 HY-28 HY-29 HY-30 HY-31 HY-32 HY-33 HY-34
|
|
|
